2006年01月08日

【日記】VHDL設計

たまには技術的なお話を書いて見ます。
うちの会社のPLD設計の話なんですが、下記のような状況です。

[FPGA]
メーカー:ALTERA
言語:AHDL

[CPLD]
メーカ:LATTICE
言語:ABEL

こんな状況なので、CPLDで使っているロジックをFPGAに移植しようとすると、
言語の変換が必要になるわけです。
どんどん設計者が減らされていく中で、誰もこんな面倒なことしません。
また、他社のFPGAが使いたくてもAHDLしか書けないとなると、
ALTERAのデバイスを使わざるを得ないという状況です。

ということで、開発部方針として、VHDLを使っていこうとしているのですが、
当社でVHDLを書けるのは私だけ・・・。
じゃあ、Velilog-HDLなら書けるのか?というと、こちらも誰もいない。
VHDL講習などをやってみても、なかなか習得してくれない。
まわりの設計者はずっとAHDLを使うつもりらしいので、もう、知らん。

上司に相談して了解を得た上で、今はどんどんVHDLで設計しています。
エンジニアの生き方として、当然、転職は選択肢に入ってくるので、
自分だけでもしっかり勉強するつもりです。
という事で、VHDLの技術をさらに向上させたいので、いろいろ調べていたところ
良さそうな本があったので、早速購入を申し込んでみました。

タイトル:RTL設計スタイルガイド初版 VHDL編日本語版
発行:半導体理工学研究センター(STARC)
[URL]http://www.starc.jp/bookstore/index-j.html
[立読]http://www.hdlab.co.jp/htdocs/service/styleguide/styleguide.html

わくわくてかてかしながら、到着を待ちます。
気が向いたら、レビューを書くかもしれません。
posted by hecks at 14:35| Comment(3) | TrackBack(0) | 日記 | このブログの読者になる | 更新情報をチェックする

広告


この広告は60日以上更新がないブログに表示がされております。

以下のいずれかの方法で非表示にすることが可能です。

・記事の投稿、編集をおこなう
・マイブログの【設定】 > 【広告設定】 より、「60日間更新が無い場合」 の 「広告を表示しない」にチェックを入れて保存する。


×

この広告は1年以上新しい記事の投稿がないブログに表示されております。